Cadence ai soc design
|

ระบบย่อยของ Cadence สำหรับสถาปัตยกรรม PCIe 6.0 ผ่านการทดสอบการปฏิบัติตามข้อกำหนด PCI Express ในครั้งแรก

ByThanakarn Juicharoen

โซลูชันระบบย่อย x8 ที่สมบูรณ์แบบในกระบวนการผลิต TSMC N3 แสดงให้เห็นถึงความพร้อมของอุตสาหกรรมสำหรับการผลิตจำนวนมากและลดความเสี่ยงในการนำไปใช้สำหรับลูกค้า AI/HPC

Cadence (Nasdaq: CDNS) ประกาศว่า IP PHY และคอนโทรลเลอร์สำหรับข้อกำหนด PCI Express® (PCIe®) 6.0 ซึ่งผลิตด้วยกระบวนการ TSMC N3 ประสบความสำเร็จในการทดสอบการปฏิบัติตามข้อกำหนด PCI-SIG® ในครั้งแรกที่จัดขึ้นเมื่อปลายเดือนกรกฎาคม การประชุมเชิงปฏิบัติการดังกล่าวถือเป็นงานอย่างเป็นทางการครั้งแรกของอุตสาหกรรมสำหรับการทดสอบการปฏิบัติตามข้อกำหนด PCIe 6.0 โดยโซลูชันระบบย่อย x8 ของ Cadence ได้รับการทดสอบที่ความเร็วเต็มของข้อกำหนด PCIe 6.0 ที่ 64 GT/s

โซลูชันระบบย่อยของ Cadence ที่สมบูรณ์แบบ ซึ่งประกอบด้วย PHY และคอนโทรลเลอร์ ผ่านการทดสอบข้อกำหนดการปฏิบัติตาม PCIe 6.0 อย่างเป็นทางการทั้งหมด และอยู่ในรายชื่อผู้รวมระบบของ PCI-SIG แล้ว

Cadence x8 PCIe6

“PCI Express เป็นตัวเชื่อมต่อที่สำคัญสำหรับการขยายขนาดในศูนย์ข้อมูล AI/HPC และโรงงาน AI และระบบย่อยของ Cadence สำหรับข้อกำหนด PCIe 6.0 มอบประสิทธิภาพที่ดีที่สุดในระดับเดียวกันด้วยการใช้พลังงานต่ำที่สุดในอุตสาหกรรม” Marc Loinaz รองประธานฝ่ายวิจัยและพัฒนา PHY ประสิทธิภาพสูง กลุ่มโซลูชันซิลิคอนของ Cadence กล่าว “ความสำเร็จในการปฏิบัติตามข้อกำหนดในรอบแรกนี้เป็นการยืนยันโซลูชัน PHY และตัวควบคุมที่สมบูรณ์ของเรา และทำให้ลูกค้ามั่นใจว่าเทคโนโลยีของเราสามารถทำงานร่วมกันได้อย่างสมบูรณ์และพร้อมสำหรับการผลิต”

ความสำเร็จครั้งสำคัญนี้เน้นย้ำถึงความสำคัญของการทำงานร่วมกันในระบบนิเวศตั้งแต่เนิ่น ๆ ในการนำมาตรฐานใหม่มาสู่ตลาด Cadence ทำงานอย่างใกล้ชิดกับ PCI-SIG ผู้ให้บริการอุปกรณ์ทดสอบ และพันธมิตรในอุตสาหกรรมในช่วงหลายเดือนก่อนการประชุมเชิงปฏิบัติการด้านการปฏิบัติตามข้อกำหนดอย่างเป็นทางการ โดยดำเนินการทดสอบการทำงานร่วมกันเพื่อระบุและแก้ไขปัญหาที่อาจเกิดขึ้นก่อนการประเมินอย่างเป็นทางการ

“เนื่องจากเทคโนโลยี PCIe 6.0 ช่วยให้ระบบ AI และระบบประมวลผลประสิทธิภาพสูงรุ่นต่อไปเกิดขึ้นได้ การทดสอบการปฏิบัติตามข้อกำหนดและการทำงานร่วมกันอย่างเข้มงวดจึงเป็นสิ่งสำคัญสำหรับความสำเร็จของระบบนิเวศ” Brig Asay ผู้จัดการทั่วไป ศูนย์ข้อมูลเครือข่าย Keysight Technologies กล่าว “ความสำเร็จในการผ่านการตรวจสอบตามมาตรฐาน PCIe 6.0 ในครั้งแรกของ Cadence สะท้อนให้เห็นถึงคุณภาพของการใช้งานระบบย่อย PCIe 6.0 และประสิทธิภาพของการตรวจสอบอย่างครอบคลุมโดยใช้โซลูชันการทดสอบและการวัดของ Keysight เรายินดีที่ได้สนับสนุนผู้นำในอุตสาหกรรมในการเร่งการใช้งานเทคโนโลยี PCIe 6.0 ด้วยความมั่นใจ”

“Cadence เป็นสมาชิก PCI-SIG มายาวนาน ซึ่งช่วยส่งเสริมการนำเทคโนโลยี PCIe ไปใช้” Al Yanes ประธานและประธานกรรมการของ PCI-SIG กล่าว “ความสำเร็จด้านการปฏิบัติตามมาตรฐาน PCIe 6.0 ของ Cadence มีบทบาทสำคัญในการพัฒนาสถาปัตยกรรมเทคโนโลยี PCIe อย่างต่อเนื่อง”

เทคโนโลยี PCIe 6.0 ตอบสนองความต้องการที่เพิ่มขึ้นสำหรับการเชื่อมต่อแบนด์วิดท์สูงในระบบ AI และระบบประมวลผลประสิทธิภาพสูง ซึ่งมาตรฐานนี้ใช้สำหรับตัวเร่งความเร็วการ์ด อินเทอร์เฟซเครือข่าย และอุปกรณ์จัดเก็บข้อมูล คาดว่าอินเทอร์เฟซนี้จะได้รับการใช้งานอย่างแพร่หลายในศูนย์ข้อมูลและโครงสร้างพื้นฐาน AI โดยจะมีการใช้งานที่กว้างขึ้นในระบบยานยนต์และองค์กรเมื่อระบบนิเวศเติบโตเต็มที่

“Positron AI ได้รับสิทธิ์ใช้งาน IP SerDes ของ Cadence สำหรับข้อกำหนด PCIe 6.0 สำหรับชิปเร่งความเร็วการประมวลผล AI ของเรา” Thomas Sohmers ซีทีโอของ Positron AI กล่าว “ระบบย่อย PCIe 6.0 ที่สมบูรณ์แบบของ Cadence ที่สร้างขึ้นในซิลิคอนและการทดสอบการทำงานร่วมกันที่แข็งแกร่งทำให้เรามั่นใจว่าอินเทอร์เฟซ PCIe 6.0 ของเราจะตอบสนองความต้องการการเชื่อมต่อแบนด์วิดท์สูงของเวิร์กโหลดหม้อแปลงไฟฟ้าของเรา”

คุณสมบัติหลักของโซลูชันเทคโนโลยี PCIe 6.0 ของ Cadence ประกอบด้วย:

  • โซลูชันระบบย่อยที่สมบูรณ์แบบพร้อม PHY และคอนโทรลเลอร์ที่สร้างขึ้นในซิลิคอน
  • การปรับสมดุลแบบ ADC และ DSP
  • การทำงานของ SerDes ที่ปรับให้เหมาะสมกับเฟิร์มแวร์
  • ความยืดหยุ่นและการสนับสนุนหลายโปรโตคอล
  • ปรับให้เหมาะสมสำหรับการใช้พลังงานต่ำ รวมถึงการสนับสนุนประกาศการเปลี่ยนแปลงทางวิศวกรรม (ECN) ล่าสุดของ PCI-SIG
  • รับรองสำหรับการกำหนดค่า x8 บนกระบวนการ TSMC N3

PCI-SIG ได้พัฒนามาตรฐาน PCIe อย่างต่อเนื่องเพื่อตอบสนองความต้องการของเวิร์กโหลด HPC และ AI ขั้นสูง Cadence นำเสนอโซลูชันเทคโนโลยี PCIe ที่หลากหลายจนถึงมาตรฐาน PCIe 7.0
โซลูชันระบบย่อยที่สมบูรณ์ของ Cadence สำหรับเทคโนโลยี PCIe 6.0 รวมถึง PHY และคอนโทรลเลอร์ พร้อมใช้งานแล้วสำหรับผู้ให้บริการ SoC ในการออกแบบ สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ Cadence IP สำหรับเทคโนโลยี PCIe 6.0 โปรดเยี่ยมชมหน้าผลิตภัณฑ์ Cadence PCIe 6.0 และ CXL PHY หรือดาวน์โหลดโบรชัวร์ Design IP

เกี่ยวกับ Cadence
Cadence เป็นผู้นำตลาดด้าน AI และดิจิทัลทวินส์ บุกเบิกการประยุกต์ใช้ซอฟต์แวร์คำนวณเพื่อเร่งนวัตกรรมในการออกแบบทางวิศวกรรมของซิลิคอนไปสู่ระบบ โซลูชันการออกแบบของเราซึ่งอิงตามกลยุทธ์ Intelligent System Design™ ของ Cadence มีความสำคัญอย่างยิ่งสำหรับบริษัทเซมิคอนดักเตอร์และระบบชั้นนำของโลกในการสร้างผลิตภัณฑ์รุ่นต่อไปตั้งแต่ชิปไปจนถึงระบบอิเล็กโทรเมคานิกส์แบบครบวงจรที่ให้บริการในตลาดที่หลากหลาย รวมถึงการประมวลผลแบบไฮเปอร์สเกล การสื่อสารเคลื่อนที่ ยานยนต์ อวกาศ อุตสาหกรรม วิทยาศาสตร์ชีวภาพ และหุ่นยนต์ ในปี 2025 Cadence ได้รับการยกย่องจากนิตยสาร Fortune ให้เป็นหนึ่งใน 100 บริษัทที่ดีที่สุดในโลกที่น่าทำงานด้วย โซลูชันของ Cadence มอบศักยภาพที่ไร้ขีดจำกัด